74LS74 相关话题

74LS74包括两个独立的d上升沿双d触发器，每个触发器包括数据输入(d)、位置输入( )复位输入( )、钟表输入(CP)和数据输出(q)。 的低电平使输出预设或清除，与其他输入端的电平无关。 无效(高电平式)时，满足建立时间要求的d数据在CP上升的作用下传输到输出端。 74ls74双D触发引脚图 在ttl电路中，比较典型的d触发电路有74ls74。74ls74是边缘触发数字电路设备，每个设备包括两个相同、独立的边缘触发d触发电路模块。 74ls74双d触发功能测试。 74ls74双D触发器具